Lauterbach und Kernkonzept präsentieren branchenführende Hypervisor-Lösung für Arm Cortex-R82AE

Lauterbach und Kernkonzept haben als erste Hersteller eine Hypervisor-Lösung für die Arm® Cortex®-R82AE-CPU entwickelt, welche Entwicklern von Software Defined Vehicle (SDV)-Architekturen Einblick in den gesamten SDV-Software-Stack gibt und es ihnen ermöglicht, mit der Softwareentwicklung zu beginnen, bevor entsprechende System-on-a-Chip (SoCs) Weiterlesen

Lauterbach und Kernkonzept ermöglichen Entwicklung von virtualisierten RISC-V Systemen

Als erster Anbieter in der Branche ermöglichen Lauterbach und Kernkonzept den Architekten von virtualisierten Softwaresystemen, mit der Entwicklung und dem Test auf zukünftigen RISC-V-Plattformen zu beginnen, noch bevor entsprechende System-on-a-Chip (SoCs) in Silizium verfügbar sind. Um Workloads gemischter Kritikalität mit Weiterlesen

Lauterbach kündigt Debug- und Trace-Unterstützung für Synopsys ARC-V Processor IP an

Lauterbach erweitert seine branchenführenden TRACE32® Debug- und Trace-Tools um Unterstützung für Synopsys‘ RISC-V-Befehlssatz-basierte ARC-V™ Prozessor-IP. Diese Unterstützung umfasst vollständiges Debugging und Tracing der ARC-V Prozessor-IP, einschließlich derer auf herstellerspezifischen Hardware-Implementierungen, Unterstützung für virtuelle Targets und TRACE32® Instruction Set Simulators (ISS). Weiterlesen

Lauterbach unterstützt 3⁠2⁠-⁠B⁠i⁠t⁠-⁠R⁠I⁠S⁠C⁠-⁠V⁠-Mikrocontroller von Renesas

Die TRACE32®-Entwicklungswerkzeuge von Lauterbach unterstützen jetzt die erste 32-Bit-RISC-V®-Allzweck-Mikrocontrollerfamilie von Renesas für kostensensitive und energiesparende Embedded-Anwendungen. Die TRACE32®-Tools unterstützen das Debugging des RISC-V-Prozessorkerns sowie den Lese- und Schreibzugriff auf den internen Flash-Speicher des Chips. Der neue Mikrocontroller (MCU) R9A02G021 verfügt Weiterlesen

Lauterbach kündigt TRACE32 Debug- und Trace-Unterstützung für das neueste Synopsys ASIP Designer Tool an

Die TRACE32®-Entwicklungstools von Lauterbach bieten jetzt Interoperabilität mit dem neuesten Synopsys ASIP Designer™-Tool für den Entwurf anwendungsspezifischer Befehlssatzprozessoren (ASIPs) und programmierbarer Beschleuniger. Die TRACE32-Unterstützung umfasst das Debugging der ASIP-Cores auf einer Hardware-Implementierung oder im Synopsys-Simulator für Befehlssätze. Lauterbach erweitert die Weiterlesen

Lauterbach unterstützt Microchips PIC64GX RISC-V® MPUs

Die TRACE32® Entwicklungswerkzeuge von Lauterbach unterstützen jetzt die 64-Bit RISC-V® PIC64GX Mikroprozessorfamilie von Microchip für energieeffiziente Embedded-Compute-Plattformen. Die TRACE32® Tools unterstützen das gleichzeitige Debugging der RISC-V Prozessorkerne sowie die nicht-intrusive Erfassung von Prozessor-Traces. Die PIC64GX-Serie von Microchip umfasst vier SiFive Weiterlesen

Lauterbach kündigt kostenlose Debugging-Unterstützung für Arduino® Nicla Vision an

Lauterbachs TRACE32® Entwicklungstools unterstützen ab sofort Nicla Vision von Arduino®, eine sofort einsatzbereite, eigenständige Kamera zur Analyse und Verarbeitung von Bildern, auch ohne den Einsatz von Hardware-Debug-Modulen. Studenten, Maker und alle anderen Arduino®-Kunden können einfach die TRACE32® PowerView Debug-Software kostenlos Weiterlesen

Lauterbach und NanoXplore ermöglichen Raumfahrt-Innovationen

Lauterbach TRACE32® Debug- und Trace-Tools unterstützen jetzt NanoXplore’s neuestes strahlungsgehärtetes FPGA-SoC, das NG-ULTRA. ® TRACE32 Support umfasst gleichzeitiges Debuggen aller Arm® Cortex-R52 CPU-Kerne sowie Nicht-intrusive CPU-Trace-Erfassung, Profilerstellung, Leistungsanalyse und Support von vielen Echtzeitbetriebssystemen, um die erforderliche Qualität von Embedded-Designs für den Weltraum Weiterlesen

Lauterbach kündigt volle Debug Unterstützung für die neue Armv9 Architektur an

Die Armv9 Architektur ist der Nachfolger von Armv8, der als erste 64-bit Architektur von Arm veröffentlicht wurde. Armv9 bietet für die nächste Generation von Arm-basierten Chips mehr Leistung, verbesserte Sicherheit und digitale Signalverarbeitung (DSP) sowie wie Möglichkeit für maschinelles Lernen Weiterlesen